时间锐评｜没EUV光刻机中国芯片就废了？华为直接把图纸对折！_北京时间
以前天天有人在网上唱衰，说咱们买不到高大上的极紫外（EUV）光刻机，中国的高端芯片就彻底被物理极限卡死了，只能在成熟制程里打转。
（北京时间评论员：段玉龙）
以前天天有人在网上唱衰，说咱们买不到高大上的极紫外（EUV）光刻机，中国的高端芯片就彻底被物理极限卡死了，只能在成熟制程里打转。
结果华直接甩出一套“韬定律”和“逻辑折叠”技术。更绝的是，过去六年人家在被围剿的绝境里，默默低头干出了381款芯片！今天咱不拽那些生涩的学术词儿，大白话给你拆解明白，华为是怎么换道超车的。
先补一节极其接地气的物理课。
公式写出来挺高冷：tau = R×C（时间常数等于电阻乘以电容）。说人话，这个数值越大，信号在电路里跑得就越慢、延迟就越高。以前的摩尔定律，纯粹是“房地产开发商思维”：为了在同一块地皮也就是硅片上塞进更多晶体管，拼命把每个房间越建越小。但现在房间已经小到原子级别，快缩不动了。
华为的“韬定律”直接换了个“交通局长思维”：房间我不缩了，加快每个房间连接的交通速度，只要信号在这座微观城市里跑得足够快，宏观上看，芯片的综合性能照样是跨代飙升。
速度怎么提升？这就是新麒麟芯片的核心大招—逻辑折叠。
具体怎么做呢？
传统芯片像盖“平房”，晶体管铺得铺天盖地，连接它们的导线拉得比面条还长。线一长，电阻电容暴增，通信速度就会受限。
“逻辑折叠”就是对着画满电路的图纸，直接从物理底层“咔嚓”对折过去！把原本平铺的电路，像盖复式楼或者摩天大楼一样，垂直叠了起来。这么一整，大量冗长的金属连线被一剪子砍了。晶体管距离近了，信号直接坐上高铁，相同面积下的晶体管密度提升了约53.5%！咱们既然在光刻机的精细度上被卡脖子，那就直接换一张“3D的纸”来写，直接进入“等效先进制程”。业内人士预估，到2031年，晶体管密度可以达到1.4纳米的顶级水平！
作为内行，咱得理智，科学技术不是玄学，这套打法同样面临两个极度变态的工程挑战：
第一，散热大挑战：以前住平房，现在变复式，住的人成倍增加。晶体管一层叠一层，等于盖了两层厚被子，底层的热量要是散不出来，芯片直接烧化。
第二微观对齐：把两层极薄的晶圆在微观尺度下精准对齐、贴死，难度不亚于在太空中让两根飞驰的头发丝穿针引线。
问题来了，改平房为楼房的想法，也并不天马行空，芯片巨头们其实早就开始布局3D堆叠技术了。台积电的SoIC技术自2022年就已实现量产，英特尔的Foveros技术也于2024年进入大规模量产阶段，三星同样在HBM存储芯片和逻辑芯片堆叠方面有成熟应用。但国际巨头更多是将其作为传统制程演进的补充，而华为则是在被断供的绝境下，将逻辑折叠与3D堆叠深度融合，走出了一条完全不同的技术路线。我猜今年秋季新麒麟一上场，这帮国际巨头也得被迫跟着提前卷入“3D系统重构”的赛道。
看未来，半导体的下半场，拼的是系统重构，而不是光刻机决定一切。以前咱们是跟着别人的指挥棒苦苦追赶，现在咱们是用中国人的系统论智慧，自己定标准。
芯光不熄，长风破浪。
行了，今天就聊到这。
来源：北京时间、中国基金报
以前天天有人在网上唱衰，说咱们买不到高大上的极紫外（EUV）光刻机，中国的高端芯片就彻底被物理极限卡死了，只能在成熟制程里打转。
（北京时间评论员：段玉龙）
以前天天有人在网上唱衰，说咱们买不到高大上的极紫外（EUV）光刻机，中国的高端芯片就彻底被物理极限卡死了，只能在成熟制程里打转。
结果华直接甩出一套“韬定律”和“逻辑折叠”技术。更绝的是，过去六年人家在被围剿的绝境里，默默低头干出了381款芯片！今天咱不拽那些生涩的学术词儿，大白话给你拆解明白，华为是怎么换道超车的。
先补一节极其接地气的物理课。
公式写出来挺高冷：tau = R×C（时间常数等于电阻乘以电容）。说人话，这个数值越大，信号在电路里跑得就越慢、延迟就越高。以前的摩尔定律，纯粹是“房地产开发商思维”：为了在同一块地皮也就是硅片上塞进更多晶体管，拼命把每个房间越建越小。但现在房间已经小到原子级别，快缩不动了。
华为的“韬定律”直接换了个“交通局长思维”：房间我不缩了，加快每个房间连接的交通速度，只要信号在这座微观城市里跑得足够快，宏观上看，芯片的综合性能照样是跨代飙升。
速度怎么提升？这就是新麒麟芯片的核心大招—逻辑折叠。
具体怎么做呢？
传统芯片像盖“平房”，晶体管铺得铺天盖地，连接它们的导线拉得比面条还长。线一长，电阻电容暴增，通信速度就会受限。
“逻辑折叠”就是对着画满电路的图纸，直接从物理底层“咔嚓”对折过去！把原本平铺的电路，像盖复式楼或者摩天大楼一样，垂直叠了起来。这么一整，大量冗长的金属连线被一剪子砍了。晶体管距离近了，信号直接坐上高铁，相同面积下的晶体管密度提升了约53.5%！咱们既然在光刻机的精细度上被卡脖子，那就直接换一张“3D的纸”来写，直接进入“等效先进制程”。业内人士预估，到2031年，晶体管密度可以达到1.4纳米的顶级水平！
作为内行，咱得理智，科学技术不是玄学，这套打法同样面临两个极度变态的工程挑战：
第一，散热大挑战：以前住平房，现在变复式，住的人成倍增加。晶体管一层叠一层，等于盖了两层厚被子，底层的热量要是散不出来，芯片直接烧化。
第二微观对齐：把两层极薄的晶圆在微观尺度下精准对齐、贴死，难度不亚于在太空中让两根飞驰的头发丝穿针引线。
问题来了，改平房为楼房的想法，也并不天马行空，芯片巨头们其实早就开始布局3D堆叠技术了。台积电的SoIC技术自2022年就已实现量产，英特尔的Foveros技术也于2024年进入大规模量产阶段，三星同样在HBM存储芯片和逻辑芯片堆叠方面有成熟应用。但国际巨头更多是将其作为传统制程演进的补充，而华为则是在被断供的绝境下，将逻辑折叠与3D堆叠深度融合，走出了一条完全不同的技术路线。我猜今年秋季新麒麟一上场，这帮国际巨头也得被迫跟着提前卷入“3D系统重构”的赛道。
看未来，半导体的下半场，拼的是系统重构，而不是光刻机决定一切。以前咱们是跟着别人的指挥棒苦苦追赶，现在咱们是用中国人的系统论智慧，自己定标准。
芯光不熄，长风破浪。
行了，今天就聊到这。
来源：北京时间、中国基金报
